首页
文章归档
图库
瞬间
友链
关于我
肆拾伍
累计撰写
46
篇文章
累计创建
10
个分类
累计收到
5
条评论
导航
首页
文章归档
图库
瞬间
友链
关于我
目录
肆拾伍
几时归去,做个闲人
标签
FPGA
《UVM实战》运行第一个验证平台 STEP4
上篇文章讲了如何添加interface,用于充当DUT 和验证平台之间的数据接口,可以避免使用绝对路径来对数据进行驱动。这篇文章尝试搭建一个较为完整的UVM平台,实现数据的驱动和采集,添加transaction,monitor,agent,env等组件。 https://github.com/shi
2025-01-04 19:49
71
0
0
31.1℃
FPGA验证
《UVM实战》运行第一个验证平台 STEP3
driver 会生成DUT 所需要的激励信号,通过top_tb传递给DUT 的输入接口,在之前的代码里面都是直接在driver里面给top_tb的信号赋值,然后连接到DUT 的输入输出端口,本节给出规范的连接方法。 https://github.com/shirainbown/UVM-Step-by
2024-12-30 13:21
55
0
0
29.5℃
FPGA验证
《UVM实战》运行第一个验证平台 STEP2
上文试图运行了第一个UVM平台,但实际上和真正的验证平台相差甚远,本文试图补充一些组件内容,同时解读一下书中的代码。 https://github.com/shirainbown/UVM-Step-by-Step/tree/master 我们从第一个实例可以发现,一个最基础的UVM 平台至少是需要有
2024-12-30 01:31
87
0
0
32.7℃
FPGA验证
《UVM实战》运行第一个验证平台 STEP1
本文作为一个入门的指导吧,当时自己刚刚接触UVM 的时候一头雾水,虽然能够看明白代码但是始终没有自己运行起来。 https://github.com/shirainbown/UVM-Step-by-Step/tree/master 接上文的UVM 环境配置,按照这个配置好之后可以按照本文运行第一个U
2024-12-25 00:24
113
0
0
35.3℃
FPGA验证
MATLAB HDL Coder 环境准备
1. Synthesis Tool Path Setup 本节主要介绍了在MATLAB中配置常见的第三方综合工具路径, 使用hdlsetuptoolpath Function,配置vivado路径 hdlsetuptoolpath('ToolName','Xilinx Vivado','ToolPa
2024-12-22 13:26
248
0
0
48.8℃
HDL Coder
MATLAB HDL Coder 使用教程 目录
前言:本文属于历史项目,跨越的时间线非常长,从2021到2024年,主要涉及的版本有MATLAB 2022a和MATLAB 2024a。有部分函数和代码都是继承的2022a,现在我整理时用的2024a,会发现HDL Coder工具箱在这两年变化挺大,新增了很多功能,手册也修改了很多。如果文中的描述不
2024-12-22 13:18
287
0
0
52.7℃
HDL Coder
UVM 环境配置,ubuntu20.04
环境为: ubuntu20.04+vcs2018+UVM_1.1d 1. 下载UVM_1.1d源码 下载链接:uvm-1.1d.tar.gz tar -zxvf uvm-1.1d.tar.gz 下载后解压到当前目录。 2. 修改环境变量 nano ~/.bashrc 输入:
2024-12-21 19:26
169
0
0
40.9℃
FPGA验证
VCS+Verdi 仿真实例+Makefile脚本
使用环境是Ubuntu20.04+VCS2018+Verdi2018,笔记本是R7-8845HS+32G。 目前尝试过vcs的安装环境18.04和20.04都可以,但是24.04不行,报错无法解决。安装教程之后会录制视频和文图。 1. DUT 文件 本次仿真用了一个简单的RAM,仿真测试RAM 的读
2024-12-21 18:20
342
0
1
60.2℃
FPGA验证
FPGA开发:亚稳态概述
原文链接:Metastability and Synchronizers: A Tutorial 本文为阅读后的总结,如有问题可以在评论区交流。 引言:什么是亚稳态? 电路中的亚稳态是指触发器或锁存器在输入信号变化时,其输出在一段时间内处于不确定状态的现象。这种状态既无法预测输出电平,也无法预测何时
2024-11-10 15:04
109
0
0
34.9℃
FPGA开发
上一页
下一页
1
2
弹